Changes

|-

|-

|5

|5

|LVDS_L3_P

|RESERVE, Not Connected

|6

|6

|RESERVE, Not Connected

|RESERVE, Not Connected

|-

|-

|7

|7

|LVDS_L3_N

|RESERVE, Not Connected

|8

|8

|RESERVE, Not Connected

|RESERVE, Not Connected

===平台对接===

===平台对接===

==== VEYE-LVDS-290/327接入FPGA平台 ====

====VEYE-LVDS-290/327接入FPGA平台====

我们提供了一个接入demo（包括源代码）实现了VEYE模组通过LVDS输出视频到FPGA,然后显示到HDMI显示器功能，资料参考[https://github.com/veyeimaging/fpga 链接]。

我们提供了一个接入demo（包括源代码）实现了VEYE模组通过LVDS输出视频到FPGA,然后显示到HDMI显示器功能，资料参考[https://github.com/veyeimaging/fpga 链接]。

===== 硬件信息 =====

=====硬件信息=====

* 硬件平台：MIA701-PCIE开发板，FPGA芯片：XC7A100TFGG484

*硬件平台：MIA701-PCIE开发板，FPGA芯片：XC7A100TFGG484

* 显示设备必须支持1080p/30或1080p/25的帧率

*显示设备必须支持1080p/30或1080p/25的帧率

====== 硬件接口建议方案 ======

======硬件接口建议方案======

由于不同的FPGA开发板的Camera接口差异很大，如果开发板采用的2.54排针接口，我们建议采用如下方案进行原型开发时期的硬件连接方式。

由于不同的FPGA开发板的Camera接口差异很大，如果开发板采用的2.54排针接口，我们建议采用如下方案进行原型开发时期的硬件连接方式。

* 采用我们官方的[[Adapter Board for Rockchip/zh|转接板]]，将我们摄像头模组的B2B硬链接模式转为FFC软排线连接。

*采用我们官方的[[Adapter Board for Rockchip/zh|转接板]]，将我们摄像头模组的B2B硬链接模式转为FFC软排线连接。

* 使用淘宝购买[https://item.taobao.com/item.htm?spm=a230r.1.14.17.78955ac1UEDdax&id=599185190642&ns=1&abbucket=13#detail 0.5mm间距30pin的FFC排线插座转接板]，信号转为2.54排针。此处link非官方推荐，仅供参考。

*使用淘宝购买[https://item.taobao.com/item.htm?spm=a230r.1.14.17.78955ac1UEDdax&id=599185190642&ns=1&abbucket=13#detail 0.5mm间距30pin的FFC排线插座转接板]，信号转为2.54排针。此处link非官方推荐，仅供参考。

* 通过杜邦线等形式，转接信号到FPGA开发板。

*通过杜邦线等形式，转接信号到FPGA开发板。

<br />

<br />

===== 软件信息 =====

=====软件信息=====

软件平台Vivado2018.1

软件平台Vivado2018.1